- Danh mục
- Danh mục hàng hóa lưỡng dụng của EU – Phụ lục I Quy định (EU) 2021/821, được cập nhật hàng năm
- Cơ chế gốc
- Thỏa ước Wassenaar
a. 'Bộ xử lý véc-tơ' được thiết kế để thực hiện đồng thời nhiều hơn hai phép tính trên các véc-tơ 'dấu phẩy động' (mảng một chiều gồm các số từ 32 bit trở lên);
Chú thích kỹ thuật:
Trong phạm vi 3E002.a., 'bộ xử lý véc-tơ' là một phần tử xử lý có các lệnh tích hợp thực hiện đồng thời nhiều phép tính trên các véc-tơ 'dấu phẩy động' (mảng một chiều gồm các số từ 32 bit trở lên), có ít nhất một đơn vị số học - logic véc-tơ và các thanh ghi véc-tơ mỗi thanh ghi có ít nhất 32 phần tử.
b. Được thiết kế để thực hiện nhiều hơn bốn kết quả phép toán 'dấu phẩy động' 64 bit trở lên trong mỗi chu kỳ; hoặc
c. Được thiết kế để thực hiện nhiều hơn tám kết quả nhân - cộng tích lũy 'dấu phẩy tĩnh' 16 bit trong mỗi chu kỳ (ví dụ: xử lý số đối với thông tin tương tự đã được chuyển đổi trước đó sang dạng số, còn được gọi là "xử lý tín hiệu" số).
Chú thích kỹ thuật:
1. Trong phạm vi 3E002.a. và 3E002.b., 'dấu phẩy động' được định nghĩa theo IEEE-754.
2. Trong phạm vi 3E002.c., 'dấu phẩy tĩnh' là số thực có độ rộng cố định gồm cả phần nguyên và phần phân số, và không bao gồm các định dạng chỉ có số nguyên.
Chú thích 1:
3E002 không kiểm soát "công nghệ" dùng cho các phần mở rộng đa phương tiện.
Chú thích 2:
3E002 không kiểm soát "công nghệ" dùng cho lõi vi xử lý có tất cả các đặc tính sau đây:
a. Sử dụng "công nghệ" từ 0,130 μm trở lên;
và
b. Có cấu trúc nhiều lớp với năm lớp kim loại trở xuống.
Chú thích 3:
3E002 bao gồm "công nghệ" cho việc "phát triển" hoặc "sản xuất" bộ xử lý tín hiệu số và bộ xử lý mảng số.